发布时间 : 星期日 文章基于VHDL的2FSK调制与解调更新完毕开始阅读
河北大学工商学院2012届本科生毕业论文(设计)
图3-4 2FSK的调制VHDL文本编辑示例
[2]创建工程,即使用New Project Wizard可以攻城指定工作目录、分配工程名称以及指定最高层设计的名称。打开New Project Wizard命令，弹出“工程设置”对话框，单击此对话框最上一栏上的“?”按钮,找到文件PPPL_FSK文件,打开此文件,建立工程文件。其示例图如图3-5所示。
[3]将设计文件加入工程中。单击下方的Next按钮，在弹出的对话框中单击File栏的按钮，将与此工程有关的所有VHDL的文件加入此工程，方法是单击Add all按钮，将设定的工程目录中的PPPL_FSK.vhd加入到工程文件栏。 [4]选择仿真器件和综合器类型
[5]选择目标芯片,单击Next按钮，选择目标芯片。首先在Family栏中选芯片系列，在此处选择FLEX10K系列，并在此栏下单击Yes按钮，再次单击Next按钮，选择此系列的具体芯片EPF10K10LC84-4。
[6]工具设置。单击Next按钮后，弹出下个窗口是EDA工具设置窗口：EDA Tool Settings此时若不作选择，表示选择Quartus‖自含的所有设计工具。
[7]结束设置。再单击Next按钮后即弹出“工程设置统计“上面列出了此项工程的相关设置的情况。最后单击Finish按钮，即以设定好此工程，并出现PPPL_FSK的工程管理窗口，主要显示本工程的层次结构以及各层次的实体名。
9
河北大学工商学院2012届本科生毕业论文(设计)
图3-5 建立新工程对话框
[8]编译前设置，首先选择FPGA芯片，选择Assignments菜单中的Settings的选项，在弹出的对话框的选择Category项下的Device。首先选择目标芯片为EPF10K10LC84-4。 [9]选择目标器件的工作方式。单击Device & Options按钮，进入选择窗口，首先选择General项
[10]选择目标器件限制引脚的状态，选择Unused Pins项此项中可根据实际情况需要把闲置引脚的状态，一般为默认。编译前，可以通过各种不同的设置让编译器编译器使用各种不同的综合和适配技术，以便提高设计项目的工作速度和优化器的资源利用率。在编译过程中及编译完成后，可以从编译报告窗口中，获取详细的编译结果，以便调整设计方案。
[11]全程编译,Quartus‖编译器是由一系列处理模块组成的,其包括对设计项目的检错,逻辑综合,结构综合,输出结果的编辑配置,以及时序分析.在这一过程中,设计项将自动被配置到FPGA/CPLD目标器中,同时产生多种用途的输出文件,如功能时序文件,期间变成的目标文件等。编译器首先检查出工程设计文件中可能的错误信息,供设计人员检查解决。编译前首先启动Processing菜单的Start Compilation项，启动全程编译。这里的全程编译包括对设计的多项处理操作，其中包括逻辑提取综合，适配装配文件生成，以及基于目标期间的工程时序仿真分析等。 [12]时序仿真。
3.1.3 2FSK信号的调制波形仿真
工程编译通过后，有必要对其功能和时序性进行详细的仿真测试，已验证设计结果是否满足设计要求。整个时序仿真测试流程有，建立波形文件、输入信号、设置波形参数编辑输入信号、波形文件存盘、运行仿真器和分析仿真波形等步骤。
10
河北大学工商学院2012届本科生毕业论文(设计)
[1]建立仿真波形文件。即选择File菜单的New选项，在弹出的文件类型编辑对话框中，选择Other Files中的Vector Weaveform File项，单击OK按钮，即出现波形文件窗口。
[2]设置仿真时间区域。对于时序仿真测试来说，将仿真时间设置在一个合理时间区域是十分重要的，一般视实际情况具体而定。本设计调制部分将仿真时间区域设为6us、周期为40ns其设计步骤实在Edit菜单中选择End Time,在弹出的Time处填上6，同理在Gride Size中Time period输入40ns,单击OK按钮。
[3]输入各工程信号的节点。即选择View菜单中的Utility Windows项的Node Finder,即可弹出如图3-6所示的对话框，在此对话框Filter项中选
Pins:all&Registers:Post-fitting，然后单击List按钮，于是在下方的Nodes Found窗口中出现设计中的PPPL_FSK工程的所有端口的引脚注明。用鼠标将时钟信号节点clk、start、x、q1、f1、q2、f2和y分别拖到波形编辑窗口，如下图所示。
图3-6 2FSK调制波形编辑器输入信号窗口
[4]设计信号波形，首先单击左侧的全屏显示按钮，使之处于适当的位置。单击时钟信号clk使之变成蓝色条，再单击右键，选择Value设置中的Count Value项，设置clk为连续变化的二进制数值，初始值为0,。单击start使之成为蓝色，再单击右键，选择Value设置中的Forcing High项，使得start变成高电平信号。单击x使之变成蓝色，再单击Waveform Editing按钮，把x变成高低电平连续变化的信号。
[5]文件存盘。选择File中的Save As项，将波形文件以默认名PPPL_FSK.vwf存盘即可。
[6]所有设置完毕后，即可启动仿真器Processing/start simulation直到出现Simulation was successful，仿真结束。仿真波形输出文件PPPL_FSK Simulation Report
11
河北大学工商学院2012届本科生毕业论文(设计)
将自动弹出仿真图形。注意，Quartus‖的仿真波形文件中，波形编辑文件与波形仿真报告输出文件是分开的。图3-7显示了2FSK信号的调制仿真结果。
图3-7 2FSK信号的调制仿真结果图
3.1.4 2FSK调制电路
图3-8 2FSK调制电路图
Quartus‖可以实现硬件描述语言或网络表文件对应的RTL电路图文件的生成。操作方法为：选择Tools/RTL Viewer,可以打开PPPL_FSK的工程的各个层次的RTL电路图，双击图形中各个模块，可以了解其中各个层次的电路结构。图3-8显示了2FSK信号的调制电路图。
3.2 2FSK信号的解调
12