发布时间 : 星期二 文章数字系统原理与设计实验指导手册更新完毕开始阅读
端输入数据信息，器件就成为一个数据分配器。例如，若从SA输入端输入数据信息，SB?
SC?0，地址码所对应的输出是SA数据信息的反码；若从SB输入端输入数据信息，
SA?1，SC?0，地址码所对应的输出就是数据信息SB。
译码器的每一路输出，实际上是各地址变量组成函数的一个最小项的反变量，利用其中一部分输出端输出的与非关系，也就是它们相应最小项的或逻辑表达式，能方便地实现逻辑函数。
例如，用3线—8线译码器实现全加器的功能。设：An和Bn分别是被加数和加数，Cn是低位向本位的进位，Cn?1是本位向高位进位，Sn是和数。全加器的逻辑表达式为 Sn?AnBnCn?AnBnCn?AnBnCn?AnBnCn?Y1?Y2?Y4?Y7?Y1Y2Y4Y7 Cn?1?AnBnCn?AnBnCn?AnBnCn?AnBnCn?Y3?Y5?Y6?Y7?Y3Y5Y6Y7 上列表达式可用图4-3- 4所示的电路来实现
BIN/OCTA0A1A2012“1”SASBSC&EN01234567&Sn&Cn?1
图4-3-4 实现全加器逻辑图
3、全加器
74283是一个4位二进制超前进位全加器，其逻辑符号如图4-3-5所示，其中A3、A2、A1、A0和B3、B2、B1、B0分别是被加数和加数（两组4位二进制数）的数据输入端，Cn是低位器件向本器件最低位进位的进位输入端，F3、F2、F1、F0是和数输出端，FCn?1是本器件最高位向高位器件进行的进行输出端。二进制全加器可以进行多位连接使用，也可组成全减器、补码器或实现其他逻辑功能等电路。
利用4位二进制全加器可以设计成能进行NBCD码加法运算的电路。在进行运算时，若两个相加数的和小于或等于1001，NBCD的加法与4位二进制加法结果相同；但若两个相加数的和大于或等于1010时，由于4位二进码是逢十六进一的，而NBCD码是逢十进一的，它们的进位数相差六，因此NBCD加法运算电路必须进行校正，应在电路中插入一个校正
网络，使电路在和数小于或等于1001时，校正网络不起作用（或加一个数0000），在和数大于或等于1010时，校正网络使此和数再加上一个数0110，从而达到实现NBCD码的加法运算的目的。
A0A1A2A3B0B1B2B3Cn?5074283304P14 1123?13601032Q15113CO97CIF0F1F2F3FCn?1B0FCn?1B1F0B2B3F1A0F2A1F3A2A3Cn
(a) 国际逻辑符号(b) 惯用逻辑符号
图4-3-5 74283逻辑符号
利用两个4二进制全加器可以组成一个1位NBCD码全加器，该全加器应有进位输入端和进位输出端，电路由读者自行设计。 三、内容
（1）利用4选1数据选择器设计一个表示血型遗传规律的电路，画出设计电路图，检测并记录电路功能。
父母和子女之间的血型遗传规律如表4-3-3所示，其中父母血型栏中若仅有一项是1，则表示父母是同一种血型。
表4-3-3 血型遗传规律表
父母血型 子女可能血型 O A B AB 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 1 0 0 1 1 O A B AB 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1
（2）使用一个3线—8线译码器和与非门设计一个1位二进制全减器，画出设计逻辑图，检测并记录电路功能。
（3）利用两个4位二进制全加器和与非门，设计一个1位NBCD码的全加器，画出设计电路图，检测电路功能。记录下列运算式的实验结果：0000+0100，0111+0010，0100+0110，0101+0111，1000+0111，1001+1001。
四、注意事项
（1）在将74LS138作为3线—8线译码器使用时，一定要注意它的使能端SA、SB、SC的使用，只有当SA?HSB?SC?L时，74LS138才能正常译码。所以，在实验过程中，若74LS138译码状态不对，则在检查过电源正确后，还必须用万用表的直流电压档检查SA是否为高电平，SB、SC是否均为低电平。
（2）当集成片的控制脚必须输入高电平时，不能认为悬空就是高电平而将其悬空，而必须接至高电平上，或直接接至+5V上。
五、预习要求
（1）根据设计任务的要求，画出逻辑电路图，并注明管脚号。 （2）完成第七项中的思考题1，2。
六、报告要求
每个实验任务必须写出设计过程，画出设计逻辑图，附有实验记录，并对结果进行分析。
七、思考题
（1）数据选择器是一种通用性很强的功能件，它的功能很容易得到扩展。如何用4选1数据选择器实现8选1选择器功能？
（2）如何将两个3线—8线译码器组合成一个4线—16线的译码器？
八、仪器与器材
（1）电路与数字实验箱 YB3262型 1台 （2）直流稳压电源 DF1701S型 1台 （3）万用表 MF78型 1只
（4）主要器材 74LS153 2片 74LS00 1片 74LS138 2片 74LS20 1片 74LS283 2片
实验四 集成触发器的设计应用
一、 目的
(1) 掌握触发器的原理、作用及调试方法； (2) 学习简单时序逻辑电路的设计和调试方法。
二、 原理
触发器是存放二进制信息的最基本的逻辑单元，是构成时序电路的主要元件。触发器具有两个稳定的状态，即“0”状态和“1”状态。在时钟脉冲的作用下，根据输入信号的不同，触发器可以具有置“0”、置“1”、保持和翻转等不同功能。只有在触发信号作用下，触发器才能从原有的稳定状态转变成新的稳定状态；无触发信号作用时，它就维持原来的稳定状态不变。因此，触发器是一种具有记忆功能的电路，可以作为二进制存储单元使用。
触发器按照逻辑功能可以分为基本RS触发器、JK触发器、D触发器、T触发器等。按照电路的触发方式可以分为电平触发器（锁存器）主从触发器、维持—阻塞触发器、边沿触发器等。
1. 基本RS触发器
由两个与非门交叉耦合而成的基本RS触发器是各种触发器的最基本组成部分，他能存储一位二进制信息，但存在约束条件。例如：与非门ＲＳ触发器的R和S端不能同时为０，否则，当R和S的０电平同时取消后，触发器的状态不稳定。
基本RS触发器的特性方程是
n?1n??Q?S?RQ ???S?R?1(约束条件)基本RS触发器常用来构成无抖动开关电路。在按压按键时由于机械开关的接触抖动,
往往在几十毫秒内电压会出现多次抖动,相当于连续出现了几个脉冲信号。显然,用这样的开关产生信号直接作为电路的驱动信号可能导致电路产生错误动作,这在有些情况下是绝对不允许的。为了消除开关的接触抖动,可在机械开关与被驱动电路间接入一个基本RS触发器,如图４-４-１所示。
G1S常通常断&A动R1K?
1K?&G2＋5VA
图４-4-１无抖动开关电路
图４-4-１所示的状态为S=0,R=1,可得出A=1,A=0。当按压按键时, S=1,R=0,可得出A=0,A=1,改变了输出信号A的状态。若由于机械开关的接触抖动,则R的状态会在0和1之间变化多次,若R=1,由于A=0,因此G2门仍然是“有低出高”不会影响输出状态。同理,当松开按键时, S端出现的接触抖动亦不会影响输出状态。因此,图2-4-4所示的电路,开关每