计算机组成原理辅导与实验 联系客服

发布时间 : 星期四 文章计算机组成原理辅导与实验更新完毕开始阅读

且两个操作数一个在寄存器中,一个在存储器中。这些都是题目中给出的隐含已知条件。在指令格式的设计中,应将所有信息都包含在指令格式中。

另外,字段复用技术是指令格式设计中常用的方法,使用字段复用技术可以使指令字长度最短,但指令译码、分析较复杂。本题解法二给出采用字段复用技术设计指令格式的方法。

解法一:

指令系统中有64种操作,2 6=64,即指令操作码需要6位。

因每条指令都为RS型,所以两个操作数一个在寄存器中,一个在内存中。因此指令格式中设1位用来指明寄存器中存放的是源操作数还是目的操作数。设S/D=0,表明寄存器字段REG1为源操作数;S/D=1,表明寄存器字段REG1为目标操作数。

因共有16个通用寄存器,所以REG1字段为4位(2 4=16)。

因有五种寻址方式,所以寻址方式字段MOD为3位 (2 2<5<2 3)。当MOD=001时表明寄存器间接寻址,此时REG2字段指明用于寄存器间接寻址的寄存器编号。

因16个通用寄存器都可以用于寄存器间接寻址,所以REG2字段为4位(2 4=16)。D为形式地址。

设计指令格式为: 6 1 4 3 4 14 OP S/D REG1 MOD REG2 D ?0REG1为源寄存器S/D??

1REG为目标寄存器1??001?010??MOD??011?100???101寄存器间接寻址E?(GR)直接寻址E?D(214)一次间接寻址E?(D)(232) 二次间接寻址相对寻址E?((D))(232)E?PC?D其中E为有效地址,PC为程序计数器。 解法二:

在解法一中REG2字段只在寄存器间接寻址时使用,利用率不高。现将REG2字段进行复用。在寄存器间接寻址时,REG2为用于寄存器间接寻址的寄存器编号。在其他寻址方式时,REG2为形式地址的一部分,这样形式地址D可以达到18位。因此直接寻址的寻址空间可以扩大至2 18个单元。此时指令格式为:

6 1 4 3 4 14 OP ?REG2REG2/D1???D1S/D REG1 MOD 当MOD?001时

当MOD?001时REG2/D1 D D=D1+D2

其他字段含义同解法一,有效地址表达式不变,只是直接寻址空间变为2 18个存储单元。 例1.14 某机存储字长为16位,采用一地址格式的指令系统,允许直接、间接、变址、基址寻址,变址寄存器和基址寄存器均为16位,试回答:

(1) 若采用单字长指令,共能完成108种操作,画出指令格式,并指出直接寻址和一次间址的寻址范围各为多少。

(2) 若采用双字长指令,操作码位数和寻址方式不变,指令可直接寻址的范围又是多

49

少?画出其指令格式。

(3) 存储字长不变,可采用什么方法访问容量为8MB的主存任一地址单元,说明理由。 解题思路: 指令的字长通常是存储字的整数倍,分别称为单字长指令,双字长指令的四字长指令等。 指令中操作码的位数决定指令集的大小。指令中地址码字段中给出的数据,除了立即数寻址外,通常是访问存储器的形式地址,经过地址变换后形成有效地址,该过程就是寻址过程。 由于系统的指令集为108条指令,满足这个条件的最小指令操作码位数为7。采用单字指令时,地址码的位数为9位。因此直接寻址的范围为2 9个字。采用间址寻址时,由于地址码字段中存放的是操作数地址的地址,即要访问的地址存放在存储器内,该地址是16位的。因此,间址寻址的范围为2 16个字。

当采用双字长指令时,指令中地址码字段的长度增加,所以访问的范围也加大。该范围为2 25 (32M)个字。

由于(2)中的寻址范围已经达到(3)的要求,所以可以采用双字长指令的直接寻址方式来访问8MB的主存。但是这样每条指令需要占用两个存储字,处理上比较复杂且代价高,一般考虑使用基址或变址寻址来访问比较大的寻址空间。

解: (1) 系统的指令集为108条指令,所以指令操作码位数为7,地址码位数为9。指令格式如图。直接寻址的范围为2 9个字。间接寻址的范围为2 16个字。

15 9 8 0 OP A (2) 若采用双字指令,操作码位数和寻址方式不变,指令可直接寻址的范围为2 25 (32MB)个字。指令格式为操作码7位,地址码25位。指令格式如图。

31 25 24 0 OP A (3) 可以使用变址寻址。如果该存储器按字变址,8MB=4MW,此物理空间需要22位物理地址,通常变址寄存器的长度与存储字的长度相同,因此变址寄存器也为16位。变址寻址的物理地址的形成满足:EA=(X)+A,因此指令中只需要指出剩余的4位地址就可以了。

例1.15 阐述RISC和CISC的不同。

答:RISC是精简指令系统计算机,CISC是复杂指令系统计算机。RISC与CISC的不同表现在两个方面。

(1)结构不同:RISC与CISC处理机的硬件特性如图5.5所示。 硬连线 数据通路 控制逻辑 控制部件 指令和数据通路

指令高速 数据高速

微程序控制存储器 高速缓存 缓存 缓存

(指令) (数据) 主存储器

主存储器

(a) (b)

50