发布时间 : 星期一 文章FPGA实验报告 - 图文更新完毕开始阅读
图 3.17 管脚的分配与定位
分配完成后需要重新编译。选择菜单Processing\\Start Complition 或直接点击工具栏中编译快捷按钮开始编译。 (6)硬件连接
将PC 的并口和下载板的JTAG,／PS（Passive serial）通过Altera 的下载线连接起来。RESET 是FPGA芯片复位按键；TDO，TDI 是目标器件选择短路夹，两个短路夹都接FO，FI 时对FPGA 配置，接EO，EI 时对EPC2 配置；配置开关控制EPC2 对FPGA 进行配置；该下载板支持JTAG、PS（Passive serial）（Quartus II 支持）两种配置方式。 （7）器件下载编程与硬件实现
选择Tools\\Programmer 菜单，如图3.18 所示。请注意在Hardware setup 右边显示的是当前采用的烧录设备，应该是“ByteBlasterMV（LPT1）”。如果不是，点击“Hardware setup”按钮，如图1.19 所示,在弹出的对话框中点击“Add”按钮，则又会弹出一个对话框，选择含有
“ByteBlasterMV”的项添加就可以指定烧录设备为“ByteBlasterMV（LPT1）”。在Mode 栏中选择JTAG下载方式，选中Program/Configure选项。设置好以后，连接下载电缆，点击窗口中Start 按钮开始下载。
图3.18 器件下载编程
图3.19 器件硬件实现
（8）编程后的硬件测试
下载完成后，改变输入端口a，b 的电平值，观察LED 的输出变化，验证半加器的功能。 5. 用原理图设计半加器 （1）选择菜单File \\New..中Block Diagram\\Schematic File 打开模块编辑器。如图3.20 所示。
图3.20 模块编辑器
（2） 添加模块：点击右键，选择Insert/Symbol,在Name 中输入xor 现异或门，如图1.21 所示，点击ok 拖入图中。同样输入AND2 将与门加入图中；输入input,output 加入输入输出。
图3.21 添加模块
（3）连线
将输入输出改名为a,b,sum,c，并连线。当鼠标位于一个符号引脚上或图表模块边沿时连线工具变为十字形，移动鼠标，选择开始点，按住左键拖动鼠标至结束点放开。如图1.22 所
示。
图3.22 连线并修改名称
（3） 保存文件为halfadd.bdf 并将其设为顶层文件。接着就对原理图进行编译、仿真、下载和验证，步骤同文本编辑方式，请参考上面步骤。
以上建立工程项目,编译仿真,下载等操作在下面的实验中将不会重复,详细操作请见实验一中的内容。