发布时间 : 星期四 文章微型计算机接口技术及应用习题答案(刘乐善)更新完毕开始阅读
1半导体存储器通常可分为哪些类型？分类的依据是什么？
半导体存储器按制造工艺分，可分为双极型和MOS型两大类；按存取方式分，又可分为随机存取存储器RAM和只读存储器ROM两大类；RAM根据存储电路的性质不同，又可分为静态RAM（SRAM）和动态RAM（DRAM），ROM按其性能不同，又可分为掩模式ROM、熔炼式可编程PROM、可用紫外线擦除、可编程的EPROM和可用电擦除、可编程的E2PROM。 2半导体存储器有哪些主要特点？有哪几项主要性能指标？
半导体存储器具有体积小、速度快、耗电少、价格低的优点。 半导体存储器主要有以下几个主要性能指标：
（28） 存储容量：存储器所能存储二进制数码的数量，即所含存储元的总
数
（29） 存取时间（读写周期）：从启动一次存储器操作到完成该操作所经历
的时间
（30） 功耗：每个存储元消耗功率的大小
（31） 可靠性；对电磁场及温度变化等的抗干扰能力。 3试比较动态RAM与静态RAM的优缺点？
动态RAM集成度高、功耗低、价格低；但由于它是以电容上的电荷存储信息，必须定时刷新，所以接口电路比较复杂；
静态RAM速度快，但由于是用双稳电路存储信息，集成度较低、功耗较大、成本较高。
4设计存储器接口应考虑哪些主要问题？
在设计存储器接口时除了要考虑存储器的地址空间外，还要考虑
存储器与CPU的时序配合问题：慢速存储器要能够向CPU申请延长总线传输周期；
CPU总线的负载能力：大系统中，考虑到总线驱动能力不够，需要在接口中加入驱动器/缓冲器；
存储芯片的选择：选择芯片类型时根据存储信息类型的不同决定选择RAM或ROM；选择芯片具体型号时，在满足容量要求的情况下，尽量选择容量大、集成度高的芯片。
5当CPU与低速存储器接口时，通常采用什么方法进行速度匹配？举例说明。
当CPU与低速存储器接口时，通常由低速存储器向CPU发出“等待申请”信号，使CPU在正常的读/写周期之外再插入一个或几个等待周期，这样就使指令的时钟周期数增加了。
例如，在8086CPU的引脚上提供了一根READY信号，CPU在每个总线周期的T3时钟周期和插入的等待周期TW中检测READY，若READY＝0，就在T3或当前的TW之后插入一个等待周期，在等待周期中继续检测READY信号。所以慢速存储器在与CPU接口时，只要能在T3中（CPU检测前）使READY＝0，就可以让CPU延长总线传输周期。通过控制READY维持为低电平的时间长短可以控制插入等待周期的个数。
6存储芯片的选择与接口电路有何关系？挑选时应注意哪些问题？
存储芯片的选用和存储器接口设计直接相关：不同类型、不同型号的芯片构成的存储器，其接口方法和复杂程度都不同。
在选择时一般要根据存储器的存放对象、总体性能、芯片类型和特征等方面综合考虑。
7片选控制译码有哪几种常用方法？其中哪几种方法存在地址重叠问题？
片选控制译码有线选法、全译码法、部分译码法和混合译码法。其中线选法、部分译码法和混合译码法都存在地址重叠的问题。
8用1024×1位的RAM芯片组成16K×8位的存储器，需要多少个芯片？分为多少组？共需多少根地址线？地址线如何分配？试画出与CPU的连接框图。
用1024×1位的RAM芯片构成16K×8位的存储器，共需要16×8＝128片；8片为一组，共分为16组；共需要14根地址线；其中低10根作低位地址，实现片内单元的选择，高4位进行译码，产生片选信号，从16组中选中一组作为当前读写操作的对象。
首先进行芯片扩展，由8片1024×1位的芯片组成一个1024×8位的芯片组，除数据线之外，将一组中8个芯片的同名引脚连在一起（包括：低位地址A0～9、读写控制信号、片选信号），如图所示：
WE 1K×1WE ? （8） D D7 WE 1K×11K×1? （2） CS （1） D1 D CS CS D0 D （a）芯片扩展 A0～9 D0～7 4-16 译码器 D Y0 C Y1 B ? A Y15 MEMW A0～9 A0～9 A0～9 D0～7 D0～7 D0～7 1K×81K×81K×8CS 芯片组 CS 芯片组 ? CS 芯片组 WE （1） WE （2） WE （16） ? A13 A12 A11 A10 （b）CPU与芯片组的接口 然后将CPU的存储器读写控制信号与芯片组的读写控制相连；低位地址A0～9与芯片组的低位地址A0～9相连；再设计译码电路，产生16个译码输出信号，分别与16组的片选信号相连，如图（b）所示
9.DRAM接口电路与SRAM接口电路的主要区别是什么？
DRAM和SRAM相比，由于存储原理和芯片结构上的区别，使之在与CPU接口时有两个特殊的问题要考虑：一是由于DRAM芯片中的存储元是靠栅极电容上的电荷存储信息的，时间一长，信息就会丢失，所以必须定时刷新；二是由于DRAM芯片集成度高，存储容量大，使得引脚数量不够用，所以地址输入一般采用两路复用锁存方式。
10.DRAM控制器一般由哪几个主要部分组成？各自功能是什么？
DRAM控制器的组成，及各部分的主要功能如下：
（1） 地址多路开关：把来自CPU的地址转换成行地址和列地址分两次送
出；
（2） 刷新定时器：定时提出刷新请求；
（3） 刷新地址计数器：提供刷新地址，每刷新一行，计数器自动加1，
全部行刷新一遍后自动回零； （4） 仲裁电路：当来自CPU的访问存储器请求和来自刷新定时器的刷新
请求同时产生时，对二者的优先权进行裁定； （5） 时序发生器：提供行地址选通信号 RAS 、列地址选通信号 CAS 和
写允许信号 WE 。
11当构成存储器的存储芯片容量不一致时，如何进行地址译码电路设计？举例 说明。
当构成存储器的存储芯片容量不一致时，有两种方法可共选择。一是用各自的译码电路分别译码产生各自的片选信号；二是分两次译码来实现。实际中采用第2种方法居多，这种方法首先按芯片容量大的进行一次译码，将一部分输出作为大容量芯片的片选信号；另外一部分输出则与其他相关地址一起进行二次译码，产生小容量芯片的片选信号。
例如：用2KB的ROM和1KB的RAM构成4KB的ROM(0000H～0FFFH)和4KB的RAM(2000H～2FFFH)，设系统有16根地址线，则芯片选择信号的产生如图所示： A13A12A11A15A14+5VA1074LS138CY0BY1AG2AY4G2BG1Y5?1?1(2片ROM的片选)?1?14 片RAM的片选12 Cache结构中，地址索引机构的作用是什么？一般用什么构成？ 地址索引机构中存放着与高速缓冲存储器中内容相关的高位地址，当访问Cache命中时，用来和地址总线上的低位地址一起形成访问Cache的地址。
为了保证Cache机构访问的快速性，地址索引机构一般采用按内容存取的相联存储器（CAM），它是一种TTL器件，本身读写的时间延迟极小，且全部比较一次完成。
习题七
13可编程并行接口芯片8255A面向I/O设备一侧的端口有几个？其中C口的使
用有哪些特点？
8255A面向I/O设备一侧有3个8位的端口：A口、B口和C口，或者说有2个8位的端口（A口、B口）和2个4位的端口（C上、C下）。
其中，C口比较特殊，它的特点主要有：作为数据口，可分为两个独立的4位口（C上、C下）使用；1方式和2方式时，C口的部分引脚作为A、B口的固定联络信号线；1方式和2方式时，C口作为状态口使用；C口的引脚可以用按位置/复位命令字进行按位控制。
14可编程并行接口芯片8255A的编程命令有哪两个？试分别说明它们的作用及其命令格式中每位的含义是什么？
8255A有两个编程命令：方式命令字和C口按位置/复位命令字。
方式命令字：用于对8255A进行初始化编程，设定A、B、C口的工作方式及传送方向，其命令格式及各位含义如下：
C口按位置/复位命令字：用于对8255A进行动态控制，在应用过程中，需要对C口的某个引脚进行按位操作时使用，对已设定好的工作方式无影响，其命令字格式及各位含义如下：
15 “由于按位置/复位命令字是对C口进行操作，所以可以写到C口”，这句话对吗？为什么？
这句话不对，因为“按位置/复位命令字”是命令字的格式，必须写入到控制口，如果写入到C口就作为一个普通的数据，完成的功能完全不同。 16如何对8255A进行初始化编程？
对8255A进行初始化编程主要是写入方式字，设置所使用的每个数据口的工作方式及传送方向。另外，如果有必要，在初始化时还要写入将PC某个引脚置1或清0的命令字（C口按位置/复位命令字）。
17可编程并行接口芯片8255A有哪几种工作方式？各自的特点何在？
8255A有3种工作方式，其中A口可工作于方式0、方式1和方式2；B口只能工作于方式0和方式1。
方式0的特点：①是基本输入/输出方式，输出有锁存功能，输入有缓冲功能，采用无条件方式或查询方式与CPU交换信息；②2个8位口和2个4位口，24根I/O信号线全部由用户控制；③无专用联络信号线；无固定时序；无确定的状态字；④单向I/O