发布时间 : 星期四 文章基于FPGA的微波炉控制器设计 - 毕业设计论文更新完毕开始阅读
基于FPGA 的微波炉控制器设计
真图。如图5.7、5.8所示：
图5.7 十进制计数器DCNT10仿真图
图5.8 六进制计数器DCNT6仿真图
分析以上计数器仿真结果，当LOAD高电平有效时，对应的输出数据CQ为输入数据DATAIN的数值；否则，在时钟脉冲上升沿，当 ENA高电平有效时，计数器进行减计数，当计数值减到0时，其计数器的数值自动转为最大计时时间，在这个过程中，当每次计数值减到0时，输出信号CARRT_OUT记一次数，即实现烹调过程定时计数。
由以上分析可知，仿真结果正确，即实现了减法计数功能。
在前面仿真正确的基础上，生成相应的元件，对两计数器进行级联，构成烹调计时器内部原理框图，对该原理图进行编译、仿真，得到其仿真结果图。为了直观有效的观察该烹调计时器的实现结果，这里分别设置不同的定时时间进行仿真，其对应的仿真结果如图5.9、5.10所示：
图5.9为定时时间（4分57秒）的仿真结果图。
- 37 -
西南石油大学本科毕业设计（论文）
图5.9 烹调计时器JSQ仿真图（4分57秒）
图5.10为定时时间（59分59秒）的仿真结果图。
图5.10 烹调计时器JSQ仿真图（59分59秒）
由以上仿真结果可以看到，该JSQ模块实现了烹调计时的定时作用。
5.5. 显示译码器仿真
完成显示译码器YMQ模块VHDL源程序文件输入后，保存文件，对文件进行编译，生成该译码器模块框图，如图5.11所示：
YMQAIN4INPUTVCCAIN4[3..0]DOUT7[6..0]OUTPUTDOUT7inst
图5.11 显示译码器YMQ框图
其中，AIN4为信号输入端，DOUT7输出显示，外接 秒个位、秒十位、分个位、
- 38 -
基于FPGA 的微波炉控制器设计
分十位的按键。
添加引脚，对该原理图进行编译、仿真，其仿真结果如图5.12所示：
图5.12 显示译码器YMQ仿真图
分析仿真结果，可知，该译码器实现了显示译码功能。
- 39 -
西南石油大学本科毕业设计（论文）
6. 结论
该课题是利用ALTERA公司的QUARTUS开发环境和软件，进行VHDL程序设计，然后进行仿真，调试，以CYC-L2 V2.0便携式EDA/SOPC/DSP实验系统为硬件平台，实现了一个简单的微波炉控制器系统的设计。在整个毕业设计过程中，进行了系统的总体设计，硬件设备的选用，软件和开发环境的安装，VHDL程序设计与仿真。
设计的重点主要在系统的规划以及程序的设计与调试上，要做到键盘与数码管，LED灯的一体化，需要在键位设置时进行准确的设计，通过键盘的扫描，消抖和译码，达到一键一码的目的，做到功能的完善。
设计的难点主要在功能控制上，数据和控制信号较多，状态之间的转化也较为复杂，在设计中带来了一些困难。另外在仿真分析上，因为需要测试的结果很多，有些结果无法预料，无法在仿真中看到。
本设计也存在一定的不足。由于本身能力和实验器材的限制，无法在系统中建立完善的体制，只是实现了一个微波炉控制器的基本功能。比如像存储功能，就没有在系统中考虑到，这些都有待以后的继续提高和完善。
- 40 -