发布时间 : 星期四 文章基于DSP的可调波形信号发生器更新完毕开始阅读
接使用三角函数进行计算。计算结果可以边计算边输出，也可以先计算后输出。
正弦函数和余弦函数的泰勒级数数学表达式为：
该设计采用的是计算法，工作量不大，准确度高。
3 硬件模块设计 3.1 系统硬件框图设计
本设计信号发生器是用DSP芯片产生离散的正弦波、方波、三角波等其它各种信号波形，然后利用DSP实验箱上的D/A模块将DSP芯片生成的数字波形转换成模拟波，按键模块来改变波型频率和幅度值，最后输出相应波形至双踪示波器上观察。
大体为三个模块：DSP最小系统模块；拨码开关控制波形模块；键盘值改变波形模块。
电源模块D/A转换器时钟模块复位电路STM320VC5416拨码开关仿真接口图1：系统硬件框图
独立键盘 3.2 系统硬件构成
设计的信号发生器是以DSP芯片为核心，外围接2 路的 TLC7528 D/A 转换芯片（10M/S，8Bit），使用+5V 电源输入，内部+3.3V、+1.6V 电源管理。硬件电路由电源、按键、DSP 芯片模块、拨码开关和D/A数模转换五个部分组成。
电源模块：
VC5416的工作电源为3.3V和1.6V，所以电源部分需要将5V转化，这里用了1117-33和1117-ADJ芯片。1117是一款正电压输出的低压降三端线性稳压电路器件，其电压转化电路图如下图2：
5
图2：电压转化电路图
D/A转换模块：
TLC7528C 是双路、8 位数字－模拟转换器，内部具有各自单独的数据锁存器，其特性包括两 DAC 非常精密的一致性，数据通过公共 8 位输入口转送至两 DAC 数据锁存器的任意一个。控制输入端 DACA/DACB 决定哪一个DAC被装载。器件的装载周期与随机存取存储器的写周期类似，能方便地与大多数通用微处理器总线或端口相接口。 器件的工作电压 5V 至 15V，功耗小于 15mW（典型值）。2 或 4 象限的乘法功能使该器件成为许多微处理器的增益设置和信号控制的良好选择。它可工作于电压模式，与电流输出相比较，更适合于电压输出。其引脚定义如下图图3：
图3：TLC7528C引脚定义图
TLC7528 的两路转换通道分别映射在 5416I/O 空间的地址 0x1000 和 0x1001。
图4：TCL7528C电路原理图
6
拨码开关模块（如图5）：
图5：拨码开关电路
键盘连接电路（如图6）：
图6：键盘连接电路图
端口定义（如图7）：
图7：端口定义图
硬件电路就是综合以上几个实验的电路原理图，利用ICETEK-VC5416-A 评估板，实现我们所要设计的信号发生器的硬件电路。
7
3.3 DSP芯片特点功能
先进的多总线结构具有三个只读的 16 位数据存储器总线和内存总线的一个程序； 40 位算术逻辑单元（ALU），包括一个 40位圆柱形移位器和两个独立的蓄电池； 17-17 位并行乘法器耦合到一个 40 位非流水线单周期的累加器中； 比较，选择和储存单位是为了加法/比较选择的维特比运算； 指数编码器计算的是一个周期内指数为一个 40 位累加器的值； 两个地址发生器和八个辅助寄存器以及两个辅助算术寄存器单位； 数据总线具有一个所有总线的特征；
扩展寻址模式为 8M 的 16 位最大外部寻址程序空间； 128K 的 16 位片内 RAM 组成；
8 块 8K 的 16 位上 ChipDual 接入程序/数据 RAM； 8 块 8K 的 16 位上 Chipsingle 接入程序 RAM； 16K 16 位片上 ROM 的内存为了记忆程序； 增强外部并行接口；
单指令重复和重复块操作程序代码； 移动指示位了更好的方案和管理模块内存； 说明了一个 32 位的长字操作数； 说明两个或三个只读操作数； 并行存储和并行运算的算术指令； 条件存储指令； 快速中断返回； 片上外设：
软件可编程等待状态发生器和可编程开关； 片内可编程锁相环的时钟与外部时钟发生器； 8—一个 16 位定时器； 六通道 DMA 控制器； 三个多通道缓冲串行端口； 8/16 位增强型并行主机端口接口；
在掉电模式下 IDLE1,IDLE2,andIDLE3 的好点控制；
8