发布时间 : 星期四 文章一位全加器版图设计与模拟更新完毕开始阅读
西北工业大学明德学院本科毕业设计论文
是由于金属的电阻比较小，所以可以用于任何地方的互连线，而多晶硅栅层的电阻比较大，所以在用它作为互连线的时候仅用于单元内部，防止走线太长而增加电阻值。
5、金属层
金属层在集成电路芯片中起互连的作用。通常情况下，金属层数的多少表示了一个集成电路芯片的复杂程度。
在芯片面积的约束下，器件之间的互连依靠单层金属基本上是不可能完成的，所以需要增加金属的层数。不同的金属层之间需要有绝缘层来进行隔离，其互连由它们之间的通孔来完成。在版图设计中，金属层用线条来表示，线条拐角可以是90°也可以是45°，不同层的金属通常用M1、M2、M3等来表示，并用不同颜色的线条来进行区分。金属层的线条需要满足一定的宽度要求，但由于芯片面积的约束，在实际布线中通常就采用设计规则所规定的最小尺寸。金属层除了起到互连的作用外，还可以用来进行电源线和地线的布线。在布电源线的时候，金属线条的宽度通常要大于设计规则中定义的最小宽度，防止电流过大将金属线条熔断，造成断路现象。
6、接触孔层和通孔层
接触孔包括有源区接触孔(Active Contact)和多晶硅接触孔(Poly Contact)。有源区接触孔用来连接第一层金属和N+ 或P+ 区域，其横截面和掩膜版图示于图2-5中。在版图设计中有源区接触孔的形状通常是正方形。
14
西北工业大学明德学院本科毕业设计论文
图2-5 有源区接触孔图示
在有源区的面积允许的情况下，应该尽可能多地打接触孔(参见图2-6)，这是因为接触孔是由金属形成的，存在一定的阻值，假设每个接触孔的阻值为R，多个接触孔相当于多个并联的电阻。
假如在M1和有源区之间有N个接触孔，则其等效电阻为R/N。接触孔数目越多即并联的电阻数目就越多，等效阻值就越小。
图2-6 应尽可能多地打接触孔
在版图设计中，接触孔只有一层，而通孔可能需要多层。我们将连接第一层和第二层金属的通孔表示为V1，连接第二层和第三层金属的通孔表示为V2，依
15
西北工业大学明德学院本科毕业设计论文
此类推。我们将连接第一层金属和第二层金属的通孔V1示于图2-7中。通孔(Via)用于相邻金属层之间的连接，其形状同样也是正方形。在面积允许的情况下，同样应该尽可能多地打通孔。
图2-7 第一层通孔的图
7、文字标注层
文字标注层用于版图中的文字标注，目的是方便设计者对器件、信号线、电源线、地线等进行标注，便于版图的查看，尤其在进行验证的时候，便于查找错误的位置。在进行版图制造的时候并不会生成相应的掩膜层。 8、焊盘层
焊盘提供了芯片内部信号到封装接脚的连接，其尺寸通常定义为绑定导线需要的最小尺寸。
2.2 工艺设计规则
设计规则是设计人员与工艺人员之间的接口与“协议”， 版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规则主要包括几何规则、电学规则以及走线规则。其中几何设计规则通常有两类：
一、微米准则：用微米表示版图规则中诸如最小特征尺寸和最小允许间隔的绝对
16
西北工业大学明德学院本科毕业设计论文
尺寸。
二、λ准则：用单一参数λ表示版图规则，所有的几何尺寸都与λ成线性比例。 设计规则分类如下：
1、拓扑设计规则（绝对值）：最小宽度、最小间距、最短露头、离周边最短距离。 2、λ设计规则（相对值）：最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ（λ由IC制造厂提供，与具体的工艺类型有关，m、n、l、h为比例因子，与图形类形有关）。
用特定工艺制造电路的物理掩膜版图都必须遵循一系列几何图形排列的规则，这些规则称为版图设计规则。通过适度的图形排列可以得到较高的成品率，通过将芯片上不同的器件进行高密度放置能得到更高的面积利用率，但这两者常常是相互矛盾的。一个特定制造工艺的版图设计规则通常指出了成品率和密度之间的一个最优的平衡点。
（1）宽度规则（width rule）：宽度指封闭几何图形的内边之间的距离。 （2）间距规则（Separation rule）：间距指各几何图形外边界之间的距离。同一工艺层的间距(spacing)不同工艺层的间距(separation)
（3）交叠规则（Overlap rule）交叠有两种形式：一几何图形内边界到另一图形的内边界长度（intersect）和 一几何图形外边界到另一图形的内边界长度（enclosure）
（4） 因为物理结构直接决定晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理版图的设计与整个电路的性能（面积、速度、功耗）关系密切。 另一方面，逻辑门精密的版图设计需要花费很多的时间与精力。这在按照严格的限制对电路的面积和性能进行优化时是非常需要的。但是，对大多数数字VLSI电路的设计来说，自动版图生成是更好的选择（如用标准单元库，计算机辅助布局布线）。为判断物理规范和限制，VLSI设计人员对物理掩膜版图工艺必须有很好的了解。 因为物理结构直接决定晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理版图的设计与整个电路的性能（面积、速度、功耗）关系密切 。CMOS逻辑门掩膜版图的设计是一个不断反复的过程。首先是电路布局（实现预期的逻辑功能）和晶体管尺寸初始化（实现期望的性能规范）。绘制出一个简单的电路版图，在图上显示出晶体管位置、管间的局部互
17