发布时间 : 星期三 文章计算机组成原理试卷及答案 - (2) - 图文更新完毕开始阅读
参考答案
一、选择题（共20分，每题1分） 1．C 2．C 3．B 4．B 5．A 6．B 7．C 8．C 9．C 10．A 11．D 12．B 13．B 14．D 15．B 16．A 17．D 18．C 19．B 20．C 二、填空（共20分，每空1分） 1．A．A．2127(1-2－23) B．2－129 C．2－128(-2－1-2－23) D．-2127 2．A． 顺序 B．程序计数器 C．跳跃 D． 指令本身 3．A．90ns B．280ns 4．A．A．增加 B．加1 5．A．地址 B．数据 C．模m D．m
6．A．保护现场 B．开中断 C．设备服务 D．恢复现场 三、名词解释(共10分，每题2分) 1．微操作命令和微操作
答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。
2．快速缓冲存储器
答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。 3．基址寻址
答：基址寻址有效地址等于形式地址加上基址寄存器的内容。 4．流水线中的多发技术
答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。 5．指令字长
答：指令字长是指机器指令中二进制代码的总位数。 四、（共5分）
计算题 答：[A+B]补＝1.1011110， A+B ＝（-17/64）
[A-B]补＝1.1000110，A-B ＝（35/64）
五、简答题（共20分） 1．（4分）答：
同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。 2．（6分，每写出一种给1分，最多6分）
答：外围设备要通过接口与CPU相连的原因主要有：
（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。
17
（2）I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。
（3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。
（4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。
（5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。
（6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。
可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。 4．（5分）答：
（1） 根据IR和MDR均为16位，且采用单字长指令，得出指令字长16位。根据105种操作，取操作码7位。因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器，因此取2位寻址特征，能反映四种寻址方式。最后得指令格式为：
7 OP 2 M 7 AD 其中 OP 操作码，可完成105种操作；
M 寻址特征，可反映四种寻址方式； AD形式地址。
这种格式指令可直接寻址27 = 128，一次间址的寻址范围是216 = 65536。 （2） 双字长指令格式如下：
7 OP 2 M AD2 其中 OP、M的含义同上；
AD1∥AD2为23位形式地址。
这种格式指令可直接寻址的范围为223 = 8M。
（3） 容量为8MB的存储器，MDR为16位，即对应4M×16位的存储器。可采用双字长指令，直接访问4M存储空间，此时MAR取22位；也可采用单字长指令，但RX和RB取22位，用变址或基址寻址访问4M存储空间。 六、 （共15分）问答题 1．（8分）答：
（1）由于 (PC) + 1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。
此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排
18
7 AD1 如下：
T0 PC→MAR，1→R
T1 M(MAR)→MDR，(PC) + 1→R2
T2 MDR→IR，OP(IR)→微操作命令形成部件 T3 R2→PC
（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：
T0 Ad(IR)→R1 ；立即数→R1
T1 (R1) + (ACC)→R2 ；ACC通过总线送ALU T2 R2→ACC ；结果→ACC
2．（7分）答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：（1）向CPU提出总线请求信号；（2）当CPU发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。
DMA请求DMA响应发送主存地址传送一个字修改地址指针和字计数器测试传送是否结束？是DMA结束否
七、设计题（共10分）
答：
（1）主存地址空间分配。（2分）
A15 ? A11 ? A7 ? ? A0
19
1111111111111111111111001100101010101010101010101010101010101010101010101010101010101010101??0??1?0??1??0?最大4K 2K×8位ROM 2片
相邻4K 4K×4位RAM 2片
0000000000110101010101010101010101010101010101010101010101010??1??0?1??最小16K 8K×8位RAM 2片（2）
根据主存地址空间分配
最大4K地址空间为系统程序区，选用2片2K×8位ROM芯片；（1分） 相邻的4K地址空间为系统程序工作区，选用2片4K×4位RAM芯片；（1分）
最小16K地址空间为用户程序区，选用2片8K×8位RAM芯片。（1分） （3）存储芯片的片选逻辑图（5分）
+5VG1G2AG2BCBAY7&&&1&&MREQA15A14A13Y1Y0A12A11A10A0CPU8K×8位RAM8K×8位RAM4K×4位RAM4K×4位RAM2K×8位ROM2K×8位ROMD7D4D3D0WR
20