发布时间 : 星期六 文章数字电路第七章答案 - 图文更新完毕开始阅读
B8B4 B2B1 00 01 11 10 B8B4 B2B1 00 01 11 10 B8B4 B2B1 00 01 11 10 00 1 0 φ 1 01 0 1 φ 1 11 1 1 φ φ 10 1 1 φ φ B8B4 B2B1 00 01 11 10 00 1 1 φ 1 01 1 0 φ 1 11 1 1 φ φ 10 1 0 φ φ B8B4 B2B1 00 01 11 10 00 1 1 φ 1 01 1 1 φ 1 11 1 1 φ φ 10 0 1 φ φ B8B4 B2B1 00 01 11 10 a b c 00 1 0 φ 1 01 0 1 φ 1 11 1 0 φ φ 10 1 1 φ φ B8B4 B2B1 00 01 11 10 00 1 0 φ 1 01 0 0 φ 0 11 0 0 φ φ 10 1 1 φ φ e
00 1 1 φ 1 01 0 1 φ 1 11 0 0 φ φ 10 0 1 φ φ f
d 00 0 1 φ 1 01 0 1 φ 1 11 1 0 φ φ 10 1 1 φ φ g
图7-16 例7-10 a、b、c、d、e、f、g卡诺图
d = B4B2 + B4B1 + B4B2B1 + B4B2B1 + B8 e = B4B1 + B4B2B1
f = B8 + B2B1 + B4B2B1 + B4B2B1 g = B8 + B4B2 + B4B2 + B4B2B1 这些表达式中总共有九个与项，即 P0 = B8；P1 = B4B1；P2 = B2B1
3 = B4B2B1；P4 = B4B2B1；P5 = B2B1 P6 = B4B1；P7 = B4B2；P8 = B4B2 由各个与项构成的函数为： a = P0 +P1 + P2 + P3 + P4 b = P1 + P2 + P5 + P6
c = P2 + P3 + P4 + P5 + P6 d = P1 + P3 + P4 + P7 + P0 e = P1 + P4
f = P0 +P3 + P4 + P5 g = P0 +P4 + P7 + P8
B8 B8 B4 B4 B2 B2 B1 B1
× × × × × 与 阵 列
或 阵 列
P0 P1 P2 P3 P4 P5 P6 P7 P8 a × × × × × b × × × × c × × × × d × × × × × e × × f × × × × g × × × × 图7-17 例7-11阵列逻辑图
× × × × × × × × × × × × × × 255
根据上述逻辑函数和各个与项构成的阵列逻辑图示于图7-17。 例7-12 用PAL器件设计一个3位循环码
CP 1 计数器，状态表如表7-8所示。RESET复位信号
可使该计数器初始化为Q3Q2Q1=000状态。OC是 RESET 2 使能控制信号。
3 解：（1）选择PAL器件：3位循环码计数器
AND 有3个状态变量Q3Q2Q1输出，根据题意该计数器4 OR 只有一个输入复位信号RESET。显然，可采用带
5 GATE 有寄存器输出的PAL16R4芯片进行设计。
ARRAY 6 PAL16R4引脚及引脚分配如图7-18（a）所示。
7 （2）电路状态方程：由状态表可得状态方程 Q3n+1 = RQ3Q1 + RQ2Q1
n nnn
Q2n+1 = RQ2Q1 + RQ3Q1
n nnn
Q1n+1 = RQ3Q1 + RQ2Q1 （3） 按照图7-18（b）对PAL16R4编程，即可实现该循环码计数器。本例中若用中、小规模通用器件设计，则至少要使用1片74175和2片7400，这里一片PAL16R4就代替了若干片SSI、MSI集成器件，显然是一种较理想的实施方案。
CP ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ R （RESET） 0 0 0 0 0 0 0 0 1 Q 3n Q 2n Q1 n 0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 0 Φ Φ Φ n
n
nn
20 19 18 D Q 17 Q1
D Q 16 Q2
15 Q3 14 13 12 D Q D Q 8 9 10 11 OC
图7-18（a） PAL16R4实现循环码
计数器的引脚分配图
表7-8 3位循环码计数器状态表 Q 3n+1 Q 2n+1 Q1 n+1 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 例7-13 用一片GAL16V8，实现图7-19（a）组合逻辑电路。 解：该电路包括6个基本逻辑门，它们是：或非门、或门、与非门、与门、异或门和同或门。逻辑方程是：
F1 = A1·B1 F2 = A2 + B2 F3 = A3 + B3 F4 = A4·B4 F5 = A5⊕B5 F6 = A6⊙B6
实现这些逻辑方程共需12个输入端和6个输出端，因此可将GAL16V8的6个逻辑宏单元OLMC组态为专用组合输出结构，引脚13、14、15、16、17和18分别为输出端F6、F5、F4、F3、F2和F1；考虑到待实现的电路为12输入的组合函数，故除了用专门的输入端2、3、
256
1 CLK CP 2 RESET 19 18 3 × × D Q Q 4 17 Q1 D Q 5 × × 16 Q2
Q D Q 6 15 Q3
Q D Q 7 14 Q 13 8 12 11 OC 图7-18（b） PAL16R4实现循环码计数器的阵列图
9
257
1 B1 CK 19 A1 2 A2 OLMC （18） 3 B2 A1 18 F1 B1 OLMC （19） OLMC （17） 17 F2 4 A3 OLMC （16） 5 B3 OLMC 15 F4 16 F3 6 A4 （15） OLMC （14） 7 B4 OLMC （13） 8 A5 OLMC （12） 9 B5 A6 OE 图7-19（b） GAL16V8实现组合电路编程后的阵列图
B6 14 F5 13 F6 12 B6 11 A6 258